CD4046 IC로 구현할 수 있는 PLL 검파의 논리 - 빈티지 오디오 콘텐츠와 판매, 오디오퍼브

글쓴이 : SOONDORI

루프 위상 제어, Phase Loop Lock, 줄임말 PLL은 튜너나 앰프나 각종 산업용 제어계에서 널리 쓰이고 있다. 입력→처리→출력→입력… 그렇게 무한 순환하는 환형 구조를 만들고, 그 회로 또는 그 프로그램에게 “네가 알아서 잘하고, 언제나 항상성 있는 균형점을 찾아!”라고 명령하는 것과 같음.

그렇게 시스템적 균형의 정점, 시스템의 목표값을 찾는 무한 순환 과정에서,

1) 먼저, 등락 파형, 신호, 정보라는 단어의 의미를 구분할 필요가 있음. 등락 파형은 물리적인 것, 신호는 관념적인 것, 정보는 원하는 소리나 문자나 기타로.

2) 시스템의 에러항 내지 일종의 +/- 보정값은 시스템의 <정보>로 취할 수 있다. 정보? 예를 들어, 10.70000Mhz <등락 파형>에 ±5Khz의 편이 신호가 담겨 있으면, 그러니까 물리적으로 10.705Mhz이거나 10.695Mhz인 상황으로서 순간적으로 목표값에서 어긋난 ±5Khz가 존재한다면, 그것이 +/- 보정값이고 동시에 <정보>로 치환될 수 있는 음성신호이다.

나름 유명한 CD4046 IC에서,

1) 위상 변화는 어떤 기준 시간에서 바라본 동기 시간의 편차와 같다. 절대 시간으로서 0.1초가 지나고 있는데, 어떤 싸인 파형의 시작점이 0.1초에 동기화되어 있다면, 위상은 0도, 180도, 360도… 위상 변화라는 관념의 값은 0, Null, 없음.

2) 만일, 싸인파가 0.1초 기준에 동기화 되어 있지 않다면, +10도, +190도, +370도 혹은 -10도, +170도, +350도이고 위상 변화는… ±10도.

3) 입력이 두 개인 이 IC는 사람이 눈으로 보는 것과 같은 조건으로 두 개 위상의 차이를 전압으로 출력한다. 위 파형에서, 위상차 0도이면 0V, 0.1초에 해당하는 10도 위상차에서 (예) 0.1V, 20도에서 0.2V… 그것이 특이점.

4) 그렇고… CD4046B 구동 회로에서,

– 매우 정확한 <기준 펄스 생성기>를 배치하고, 비교기(Comparator)에 <기준 펄스>를 전달한다 → 다루고자 하는 IF 신호를 비교기에 전달한다 → 그러면, 비교기는 <기준 펄스 대비 입력 신호의 위상차>에 해당하는 어떤 값을 출력한다. 어떤 값은 흔히 전압.

– 한 번만 그렇게 동작하는 것은 의미가 없다 → 그래서 위상차에 해당하는 전압 정보를 환류시킨다. 즉, 출력값을 <기준 펄스 생성기>에 전달한다.

여기서,

위상을 취급하니까 Phase 강조, 환류하니까 Loop 강조. 그러면 Phase Loop가 된다. 사람이 할 수 있는 것은 다 했으니까… 창고 문을 열쇠로 잠그듯 Lock을 붙이기. 그래서 세간의 말씀이, Phase Loop Lock.

– 그렇게 계속 뺑뺑이를 쳐봐야… 바라보고 있는 튜너에서 소리가 나오지는 않음. ±보정 값에 종속되는 어떤 전압값을 출력해야 한다 → Loop 옆구리로, 등락 파형 또는 신호 또는 정보를 빼내는 <Source Follower> 블록에서 처리.

– 이상을 축약하면, “IF 신호 입력 → 기준 파형 대 입력 파형 간 위상의 차이를 전압으로 변환 = <검파 후 신호>”이다. 다시 한 줄로 요약하면, “CD4046B는 Phase Loop Lock에 기반한 위상-전압 컨버터(Phase-to-Voltage Converter)이다”

그러면, 현물 튜너에서는 어떻게 구현될까?

다음은, 셔우드 S-8910 리시버의 예.