글쓴이 : SOONDORI
과거, 빈티지 튜너 제작사가 무엇이 몸에 좋다고 홍보했던 것은 다 이유와 배경이 있음. 그리고… 오디오 극상기의 이런저런 첨단 솔루션은, 대부분 선대에 제안되었던 것. 즉, “하늘 아래 새것 없다!”
이번에도 간단하게 번역 정리.
* 논문 원본 : ON AN INDUCTORLESS FM STEREO MULTIPLEX CIRCUIT USING A PHASE-LOCKED LOOР
ON AN INDUCTORLESS FM STEREO MULTIPLEX CIRCUIT USING A PHASE-LOCKED LOOP
William J. Padgett (Manager, Product Research, Warwick Electronics, Inc.), Jeffrey N. Denenberg(Senior Engineer, Warwick Electronics, Inc.)
■ 서론
선형 집적 회로가 비용 절감과 신뢰성 향상을 제공한다고 주장되었지만, 선택이 필요한 소비자 애플리케이션에 이러한 회로를 도입하는 것은 즉각적인 것은 아니었습니다. IC를 검토하면서 선택성 비용이 IC 사용으로 얻은 일부 이점을 무효화한다는 것이 분명해졌습니다.
따라서 마이크로 회로 기술에 적용할 수 있는 회로 기술을 통해 원하는 선택 특성을 얻으면서 코일을 제거하는 가능성을 조사하는 프로그램이 시작되었습니다. 조사 결과는 집적을 위해 설계된 실험용 FM 스테레오 멀티플렉스 복조기 회로를 설명하여 제시합니다. 시스템 블록 다이어그램과 회로를 설명하고 테스트 결과를 표준 생산 회로와 비교합니다
FM 스테레오 멀티플렉스 복조기의 시스템 블록 다이어그램은 그림 1에 나와 있습니다. 스테레오 컴포지트 입력 신호는 좌우 오디오, 38kHz 부반송파로 변조된 좌우 양측파대 억압 반송파, 그리고 약 10% 변조된 19kHz 파일럿 신호로 구성됩니다. SCA 변조도 존재할 수 있습니다.
“nolse”에서 19kHz 파일럿을 약 20dB 아래로 복구하는 데 필요한 선택도는 위상 고정 루프에서 얻습니다. 38kHz 재삽입 반송파도 루프 내에서 생성되어 좌우 오디오 채널의 복조를 위해 동기 검출기(註, Synchronous Detector)로 공급됩니다.
■ 위상 고정 루프; Phase Loop Lock
기본 위상 고정 루프(PLL)에 대한 자세한 수학적 분석은 문헌에 설명되어 있습니다. 다음은 PLL에 대한 검토입니다. (그림 2 참조).
위상 검출기는 동일한 주파수의 두 주기 입력 파형 사이의 위상 차이에 대략 비례하는 출력 전압을 제공하는 회로로 정의할 수 있습니다. PLL 스테레오 복조기에서 입력 파형 중 하나는 19kHz 파일럿입니다. 다른 파형은 전압 제어 발진기(VCO)의 출력입니다. 위상 검출기의 출력은 저역 통과 필터를 통과합니다. 필터 특성은 루프 이득과 함께 PLL의 선택도와 잠금 특성, 그리고 잠금 상태일 때 루프 안정성을 결정합니다.
DC 증폭기는 최악의 정상 상태 위상 오차를 원하는 분리도와 일치하는 값으로 줄이는 데 필요한 루프 이득을 제공합니다. 위상 잠금 상태에서 증폭된 신호는 기본적으로 DC 출력입니다. 이 신호는 VCO의 제어 전압으로 사용됩니다. 적절한 작동을 위해서는 입력이 없을 때 DC 증폭기가 활성 영역에 있고 VCO 주파수가 예상 입력 주파수(19kHz) 또는 그 근처에 있도록 시스템을 조정해야 합니다. 제대로 구현되면 이전 시스템은 복합 스테레오 멀티플렉스 신호가 있을 때 19kHz 파일럿에 잠금됩니다.
■ 스테레오 복조기
스테레오 복조에 PLL을 적용하려면 복합 스테레오 신호를 복조하기 위해 38kHz 위상 코히어런트 반송파(註, Phase Coherent. 따라간다는 의미)를 생성해야 합니다. 이 기능을 제공하기 위해 VCO는 76kHz VCO와 직렬로 연결된 두 개의 이진 주파수 분배기로 구성된 “파형 생성 하위 시스템”(그림 3)으로 확장됩니다.
DC 입력 전압은 파일럿 신호에 대한 19kHz 및 38kHz 대칭 구형파 출력의 주파수 및 위상 관계를 결정합니다. 19kHz 출력은 위상 검출기에 대한 피드백 신호입니다. 스테레오 음성 정보를 복구하기 위해 38kHz 출력은 오디오 검출기에 공급됩니다
오디오 검출기는 두 개의 코히어런트 코사인 신호를 곱하여 DC 항(오디오)과 2차 고조파 항(잡음)을 얻는 선형 곱셈기로 간주할 수 있습니다. 두 신호는 38kHz VCO에서 생성된 구형파와 좌우 정보를 포함하는 양측파대 억압 반송파 신호입니다. 합은 검출기 내에서 좌우 신호(註, L+R)에 더해집니다. 복조 과정에 대한 자세한 도출은 나중에 설명합니다.
■ 시스템 요소
그림 1의 신호 경로를 따라 첫 번째 요소는 위상 검출기입니다. RCA CA3054가 사용됩니다. (그림 4 참조).
이 회로 구성은 현재 통합 FM 위상 잠금 검출기의 위상 검출기와 통합 회로 FM 리미터-판별기의 직교 검출기로 사용됩니다. 스위칭 신호 입력으로 대칭 구형파가 필요하고 다른 입력으로 임의의 파형이 필요합니다. 적절한 회로 작동을 위해 두 입력은 상호 교환 가능합니다
다음 시스템 요소인 루프 필터는 단순한 단일 섹션 R/C 저역 통과 필터로 나타납니다. 나머지 시스템 내의 부유 용량으로 인해 간단한 필터는 구현할 수 없습니다.
위상 검출기 작동점 변화의 영향을 최소화하기 위해 차동으로 연결된 표준 연산 증폭기(Motorola MC1430)는 저주파 신호를 증폭합니다. 전체 시스템 성능에 적합한 이득은 피드백 네트워크에 의해 설정됩니다. 루프의 추가적인 위상 편이는 증폭기가 자체 발진을 방지하기 위해 필요한 보상에 의해 생성됩니다. 따라서 시스템에 대한 안정성 분석을 수행해야 합니다
파형 생성 서브시스템은 증폭기의 DC 출력을 사용하여 19kHz와 38kHz에서 두 개의 대칭 구형파 출력의 주파수를 제어합니다. 출력 파형의 대칭성을 보장하는 VCO를 생성하는 것은 어렵기 때문에 파형은 파형 생성 서브시스템에 의해 생성됩니다. 이 서브시스템에는 임의의 출력 파형을 가질 수 있는 76kHz VCO가 포함되어 있습니다. 이 경우 VCO 출력은 비대칭 구형파입니다. 대칭형 38kHz 파형은 이진 주파수 분배기에 의해 파생됩니다. 두 번째 원하는 출력은 38kHz 파형에서 입력을 얻어 19kHz 대칭 파형을 생성하는 또 다른 이진 주파수 분배기에 의해 생성됩니다.
76kHz VCO(그림 5)는 주파수를 제어하기 위한 자유 베이스를 가진 이미터 결합 비안정 멀티바이브레이터입니다. 자유 베이스에 인가되는 제어 전압도 파형의 대칭성을 변경합니다. 그러나 이는 시스템 성능에 영향을 미치지 않습니다.
VCO를 DC 증폭기와 연결하려면 일부 회로가 필요합니다. VCO가 두 상태 중 하나에 고정되어 발진을 멈추지 않도록 DC 증폭기의 피크 간 출력을 줄여야 합니다. 이는 간단한 전압 분배기 네트워크를 통해 달성됩니다.
사용되는 두 개의 이진 주파수 분배기는 표준 Motorola MC790P 듀얼 J-K 플립플롭입니다. 이 두 장치는 -6V 전원에서 전원을 공급받아 위상 검출기와 오디오 검출기의 하위 입력을 구동하기에 적합한 DC 레벨로 출력을 설정합니다
마지막 시스템 요소이자 시스템에서 가장 중요한 요소일 수 있는 것은 오디오 검출기(그림 6)입니다.
스테레오 검출에 적합한 회로는 모토로라 MC1304 집적 회로에 사용되는 동기 검출기입니다. 다음 유도에서 설명하는 동기 오디오 검출기는 MC1304의 검출기와 유사합니다. 그러나 이 시스템의 스위칭 전압이 낮은 DC 레벨(변경 가능)이기 때문에 하단 차동 쌍의 이미터 회로에서 매트릭스를 더 이상 쉽게 수행할 수 없습니다.
하단 차동 쌍. 컬렉터의 매트릭스 구성은 컬렉터 4개의 상단 트랜지스터의 AC 전류가 표 1에 주어진 것과 같다는 점을 고려합니다
K 값은 오디오 신호가 스위칭 주파수에 대해 실질적으로 일정하다고 가정하고 스위칭 주파수를 1Hz로 정규화하여 구합니다. 이렇게 하면 합성 신호가 준정상 신호로 나타나며, 이를 그래픽으로 확인할 수 있습니다. (그림 7 참조).
면적 Aj는 14번 핀의 AC 출력 전류에 비례하고, 면적 A2는 7번 핀의 AC 출력 전류에 비례합니다. 그러므로,
두 행렬 회로 중 하나에 대한 등가 회로는 그림 8에 나와 있습니다.
rs를 트랜지스터 콜렉터 저항(크다고 가정), 실제 콜렉터 저항 및 부하 저항(역시 크다고 가정)의 병렬 조합이라고 합니다. 그러면 등가 회로는 그림 9의 회로로 축소됩니다.
(번호가 표시된 공식 설명 계속)
프로토타입 시스템의 값인 rs는 약 1K ohm입니다.
rs가 Ik보다 작으므로 프로토타입 회로에서 rm(3.3k)에 사용된 값이 적절합니다.
■ 시스템 성능
테스트 차트는 왜곡, 과부하 및 잡음과 관련하여 초기 설계 결함을 나타냅니다. 파일럿 캐리어 주파수의 저조파에서 잡음 지터의 영향은 표시되지 않습니다.
위상 검출기와 오디오 검출기의 비선형성과 오디오 검출기 출력의 불균형이 이러한 결함의 원인이 됩니다. 결과를 개선하기 위해 다음과 같은 회로 수정이 이루어졌습니다.
1) 피드백을 통한 위상 검출기 선형화
2) 피드백을 통한 오디오 검출기 선형화
3) 부품 매칭을 통한 오디오 검출기의 균형
위상 검출기와 오디오 검출기의 선형화는 검출기의 증폭기 섹션에 이미터 축퇴를 통합하여 얻습니다.
이러한 기능에 사용되는 집적 회로(CA3054)는 하위 트랜지스터 이미터에만 접근하므로 19kHz 및 38kHz 입력 주입을 변경해야 합니다. 이러한 입력은 이제 균형 검출기 회로의 상위 트랜지스터에 도입됩니다. 테스트 결과는, 위 테스트 차트의 4열에 표로 정리되어 있습니다.
요약된 테스트 결과는 신호 대 잡음비가 약간 개선되었음을 보여주지만 여전히 만족스럽지 못한 것으로 간주됩니다. 컬렉터 매트릭스를 사용하기 때문에 주로 38kHz인 잡음은 눈에 띄게 개선할 수 없습니다. 이미터에 매트릭스를 통합하면 38kHz 출력을 크게 감쇠시킬 수 있습니다. 따라서 감쇠는 회로 균형의 함수가 됩니다.
왜곡이 크게 개선되었습니다. 이제 1% 미만 수준입니다. 2% 왜곡 수준에서 측정된 과부하 특성은 약 10dB 개선되었습니다. 피드백을 추가하기 전에 6.3kHz 및 9.5kHz 오디오 출력 주파수는 15% 왜곡 수준에서 측정되었습니다. 위상 검출기를 선형화하면 이러한 주파수에서 위상 지터를 제거하여 왜곡을 1% 미만으로 줄일 수 있습니다.
■ 자동 스테레오 제어
자동 스테레오 제어를 위한 Quadra-correlatorr의 통합은 다른 위상 검출기를 추가하여 쉽게 구현할 수 있습니다. 원래 19kHz 출력과 90° 위상 차이가 있는 19kHz 주입은 다른 주파수 분배기를 추가하여 파형 생성기에서 얻습니다
Quadra-correlator 출력은 입력 파형에 존재하는 19kHz 파일럿 양에 비례하는 DC 신호 레벨입니다. 따라서 자동 스테레오-모노 스위치 또는 스테레오 전용 성능을 제공할 수 있습니다. PLL의 AGC 제어는 Quadra-correlator 출력에서도 얻을 수 있습니다.
■ 결론
위에서 설명한 위상 고정 스테레오 복조기는 인덕터 없는 회로의 실현 가능성을 보여줍니다.
회로 부품의 중요한 밸런싱과 트랜지스터 특성의 밀접한 정합을 제공하는 집적 회로의 선택이 필수적입니다. 생산 표준을 충족하려면 온도 보상 및 회로 변동의 최악의 경우 분석 영역에 추가적인 주의가 필요합니다.
제시된 회로와 결과는 모놀리식 회로 기술이 인덕터 없는 FM 스테레오 복조기의 회로 성능이 코일을 사용하는 회로에서 얻은 성능과 동일하도록 필요한 정합 특성을 제공함을 나타냅니다.
■ 감사의 글
설계 그룹 구성원으로서 프로그램을 시작한 Richard Bernstein의 노고에 감사드립니다.
■ 참고 문헌
1. A. J. Viterbi, Coherent Communications의 원리, McGraw-Hill, 1966, 14-22쪽.
2. Alan B. Grebene 박사 – 모놀리식 위상 잠금 신호 컨디셔너/복조기, Signetics Corporation 응용 노트.
3. A. Bilotti & R. S. Pepper – FM 및 TV 수신기용 모놀리식 리미터 및 평형 판별기 – Sprague 기술 문서 번호 TP-67-21
4. Milman & Taub – 펄스, 디지털 및 스위칭 파형, McGraw-Hill, 1965, 445-451쪽.
5. Hector Gasquit – 모놀리식 통합 FM 스테레오 디코더 시스템 – Motorola Semiconductor Products, Inc. 애플리케이션 노트 AN-432A.
6. Floyd M. Gardner – 위상 잠금 기술 – John Wiley & Sons, Inc. 52쪽.
이상은. 1970년의 실무형 논문.
의견을 적어 두자면,
1) 그즈음에는… 논리는 진작에 정립되었으되 상용화에는 미흡함이 있었기에, PLL MPX가 약간은 먼발치 솔루션이었다는 것이 된다.
2) 언급된 고민의 해법은, 인켈 TD-2000/TD-140 튜너, 인켈/DUAL CT-700R, 삼성전자 S36T 튜너, 캔우드 KT-80 튜너 등에 사용된 히타치 HA12016 IC 안에 다 들어있다. 훗날의 DIYer에게는 “그게 뭘?” 응당 그러려니 하는 그 IC 안에. 예를 들자면.
3) Kenwood, Pioneer 등 유수의 제작사는, 좋지만 흔한 상용 PLL MPX IC를 쓰는 게 자존심이 상했던 것인지 아니면 기술적으로 남들과 다르다는 점을 크게 부각하고 싶었던 것인지는 모르지만… 뭐, 결국은 돈 만 원을 더 벌기 위해서?
PLL MPX IC에게 아궁이 부지깽이나 뒤집으라고 한다. 전혀 다른 용도로 쓴다. “잘났다 증~말!”
